PLDA 和 AnalogX 宣布推出市場領先的具有超低延遲和功耗的CXL 2.0 解決方案│科技生活

Content:

亮點：

PLDA CXL 2.0 控制器與AnalogX 超低功耗PHY 進行最佳化整合，與領先的競爭解決方案相比，延遲和功耗分別降低50% 以上和40%
提高系統性能，且不增加成本，而預設定的整合可縮短設計階段並能縮短產品上市時間

加州聖荷西和多倫多--(BUSINESS WIRE)--(美國商業資訊)--高速互連矽智財(IP)的領先開發商 PLDA 和低功耗多標準連接SerDes IP解決方案的領導廠商AnalogX今天宣布，雙方將PLDA CXL™ 2.0控制器和 AnalogX 32G-MR PHY 進行最佳化整合，與領先的競爭解決方案相比，延遲和功耗分別降低50%和40%。

CXL (Compute Express Link™)標準旨在擴展資料中心的異質運算能力，並為運算密集型工作負載提供更高效率的資料傳送，特別是在現行介面標準無法滿足延遲要求的情況下。在今天之前，CXL 控制器與 PHY 的領先組合提供20-40奈秒的延遲性能。PLDA 和AnalogX 自豪地宣布，經驗證，適用於CXL 2.0 的PLDA XpressLINK 控制器IP 和AnalogX 32G-Multi-Protocol SerDes PHY 的組合可產生低於12奈秒的延遲。這種業界領先的延遲直接提高了伺服器性能，有助於更快地存取設備和取得資料，而無需額外成本或日常開銷。與替代解決方案相比，PLDA 和 AnalogX將功耗降低了40%，這也是其可實現性能的一部分。

PLDA行銷副總裁Paul Karazuba表示：「今天發布的公告彰顯 PLDA 致力於為客戶提供超高品質、超高性能控制器 IP的承諾。我們很高興與AnalogX合作，也期待客戶在 CXL 2.0 中實現低於 12奈秒延遲的性能優勢。」

AnalogX執行長 Robert Wang 補充道：「我們欣然宣布，兩支團隊已合力取得出色的工作成果。我們的SerDes技術專為滿足資料中心和高效能運算應用對超低功耗和極低延遲的嚴苛要求而建置。這款延遲低於12奈秒的 CXL 2.0 解決方案將證明我們的解決方案有能力在上述市場發揮作用。」

解決方案供應情況：
適用於 CXL 2.0 的PLDA XpressLINK控制器 IP 和AnalogX 32G-Multi-Protocol PHY即日起供應，適用於7奈米和 6奈米設計。

更多資訊：
如需瞭解有關適用於 CXL 2.0 的 PLDA XpressLINK 控制器 IP 的更多資訊，請造訪我們的網站：https://www.plda.com/products/xpresslink-controller-ip-cxl-2011

欲瞭解有關AnalogX 32G-Multi-Protocol SerDes的更多資訊，請造訪我們的網站：https://www.analogx.io/axlinkio-mp

關於PLDA
PLDA是半導體智慧財產權(IP)的開發公司和授權人，專注於支援multi-gigabit速率（2.5G、5G、8G、16G、25G、32G、64G）高速互連介面和PCI Express、CXL及CCIX等協定的開發。

PLDA現已發展成為該領域的領導者，在62個國家擁有超過3,300個客戶專案和6,400項授權。PLDA是一家全球性的科技公司，在矽谷、法國、保加利亞、臺灣和中國大陸均設有辦事處。請瀏覽http://www.plda.com

關於AnalogX
AnalogX Inc.開發超低功耗連接 IP 解決方案，用於連接晶片和小晶片(chiplet)。憑藉可跨多個代工廠和技術節點使用的產品，AnalogX 的目標是實現高階混合信號 IP，以推動高頻寬應用的革命系統單晶片(SoC)設計，包括人工智慧和資料中心運算等應用。AnalogX 總部位於加拿大多倫多。敬請造訪 http://www.analogx.io

###

商標
所有註冊商標和其他商標均屬於其各自所有者。CXL是CXL Consortium的註冊商標。

免責聲明：本公告之原文版本乃官方授權版本。譯文僅供方便瞭解之用，煩請參照原文，原文版本乃唯一具法律效力之版本。